مقدمات طراحی دیجیتال RTL و Verilog

در این سری درس که در دانشگاه های زنجان و کردستان توسط دکتر نوابی تدریس شده است به طراحی دیجیتال RTL و Verilog پرداخته شده است.
زبان توصيف سخت افزاري Verilog جهت مدلسازي سيستمهاي الكترونيكي ابداع شده است كه كليه مراحل طراحي، ارزيابي و پياده سازي يك مدار آنالوگ يا ديجيتال يا يك مدار تركيبي را در چند سطح انتزاع پوشش ميدهد.
این دروس با حمایت گروه ICEEP (مرکز گسترش و آموزشESL درایران) دانشکده مهندسی برق و کامپیوتر پردیس دانشکده های فنی دانشگاه تهران در این دانشگاه ها برگزار گردیده است.